آی سی U62H64SA35

آی سی U62H64SA35

آی سی U62H64SA35A یک رم استاتیک بوده که در کنترل یونیت موتور خودروی ریو 2006 استفاده شده است . SRAM یک نوع حافظه RAM است که طبیعتا مثل حافظه های RAM دیگر یک نوع حافظه فرار یا volatile است و این بدین معناست که با رفتن برق از داخل این حافظه اطلاعات موجود در آن نیز حذف خواهد شد. در یک SRAM هر بیتی که داده در آن ذخیره می شود از چهار یا شش عدد ترانزیستور تشکیل شده است که با همدیگر تشکیل یک flip-flop را می دهند. همچنین تعداد دیگری ترانزیستور نیز در این نوع حافظه وجود دارد که دسترسی خواندن و نوشتن به سلول های موجود در برای ذخیره سازی داده را کنترل می کنند. شاید قبلا یک SRAM ساده از شش عدد ترانزیستور برای ذخیره سازی هر بیت داده استفاده می کرد اما امروزه SRAMهایی وجود دارند که می توانند از 8 یا 10 یا حتی بیشتر از این تعداد ترانزیستور برای ذخیره سازی یک بیت داده استفاده کنند. زمانیکه تعداد ترانزیستورها کاهش پیدا می کند اندازه سلول های حافظه هم کاهش پیدا می کند ، هر کدام از سلول های موجود در یک SRAM می توانند در سه حالت قرار داشته باشند که به ترتیب Read و Write و حالت Standby می باشد. یک سلول زمانی در حالت Read قرار می گیرد که درخواستی به آن ارسال می شود و زمانی در حالت Write قرار می گیرد که داده های موجود در آن تغییر کرده باشند ، سلول در زمانیکه از آن استفاده نمی شود در حالت Standby قرار می گیرد.

کاتالوگ محصول: دیتاشیت آی سی U62H64SA35

Automotive Fast 8K x 8 SRAM

The U62H64 is a static RAM manu-factured using a CMOS process technology with the following ope-rating modes:Read,Write,Standby,Data Retention .The memory array is based on a 6-transistor cell.The circuit is activated by the rising edge of E2 (at E1 = L), or the falling edge of E1 (at E2 = H). The address and control inputs open simultaneously. According to the information of W and G, the data inputs, or outputs, are active. In a Read cycle, the data outputs are activated by the falling edge of G, afterwards the data word read will be available at the outputs DQ0 - DQ7. After the address change, the data outputs go High-Z until the new read infor-mation is available. The data out-puts have no preferred state. If the memory is driven by CMOS levels in the active state, and if there is no change of the address, data input and control signals W or G, the operating current (at IO = 0 mA) drops to the value of the operating current in the Standby mode. The Read cycle is finished by the falling edge of E2 or W, or by the rising edge of E1, respectively.Data retention is guaranteed down to 2 V. With the exception of E1 and E2, all inputs consist of NOR gates, so that no pull-up/pull-down resistors are required. This gate circuit allows to achieve low power standby requirements by activation with TTL-levels too.

Features:

• Fast 8192 x 8 bit static CMOS RAM
• 35 ns Access Time
• Bidirectional data inputs and data outputs
• Three-state outputs
• Data retention mode at Vcc > 2V
• Data retention current at 2 V   :< 3 µA (K-Type)      < 50 µA (A-Type)
• Standby current   : < 5 µA (K-Type)      < 100 µA (A-Type)
• TTL/CMOS-compatible
• Automatic reduction of power dissipation in long Read or Write cycles
• Power supply voltage 5 V
• Operating temperature ranges : - 40 to 85 °C     - 40 to 125 °C
• QS 9000 Quality Standard
• ESD protection > 2000 V (MIL STD 883C M3015.7)
• Latch-up immunity > 200 mA
• Package: SOP28 (300 mil)